Veronica半导体速报

1.台积电熊本第二座晶圆厂确定2028年12月启用3nm制程，一期月产能6000片；第一座厂聚焦22/28nm，月产能4.5万片，总投资额上调至230亿美元以上。

2.属于前道晶圆制造的光刻、蚀刻、沉积等核心循环步骤，特别是3nm先进制程节点落地日本。3.影响台积电、日本设备与材料供应商、以及IC设计客户。4.先进制程首次规模化落地日本，资本开支超230亿美元，显示半导体制造地理多元化趋势，也考验当地供应链配套能力。

^[1]

1.ASE与台湾三所大学联合展示18项封装研究，涵盖热管理、翘曲控制、材料分析、制程改善和AI辅助设计。

2.属于后道封装（步骤15），特别是2.5D/3D先进封装的热与机械可靠性。3.影响ASE及AI/HPC芯片客户。4.先进封装是AI芯片性能释放关键，产学研合作加速制程验证，帮助解决高密度封装中的散热与变形难题。

^[2]

1.AUO董事长力挺Micro LED用于共封装光学（CPO），Credo发布1.6T ZeroFlap主动光缆，采用micro-emitter架构，功耗仅为铜线5-10%，支持50米距离。

2.属于封装与光互连，涉及步骤15封装和系统级互连。3.影响AUO、Credo及AI服务器供应商。4.CPO是突破AI机架内高速互连功耗瓶颈的重要路径，短距离光互连成本有望下降，推动高速光缆在服务器内普及。

^[3]

1.UC Berkeley、三星、英特尔联合发表纳米机电开关增益单元eDRAM，提升嵌入式DRAM保持时间和能效。

2.属于前道制造中的薄膜沉积、蚀刻及内存单元结构设计，对应DRAM工艺与嵌入式内存。3.影响三星、英特尔及嵌入式内存IP厂商。4.传统SRAM微缩放缓，新结构eDRAM有望缓解内存墙问题，为高密度低功耗缓存提供新路径。

^[4]

1.Cadence与圣母大学开发可组合AI加速迭代求解器，用于2.5D/3D-IC封装热建模，将全封装FEM仿真时间从小时级缩短。

2.属于封装热分析/设计验证，对应步骤15封装后的热管理仿真。3.影响Cadence及先进封装设计工具用户。4.3D-IC热密度高，快速准确热分析是保证可靠性的前提，AI代理可大幅缩短设计迭代周期。

^[5]

1.西门子扩展Tessent测试流程，支持通过PCIe执行测试pattern，打通从ATE到系统级测试。

2.属于后道测试（步骤16），特别是高速接口测试。3.影响西门子EDA及芯片设计、测试厂商。4.高速PCIe测试覆盖更灵活，降低测试成本，提升良率验证效率，尤其适用于AI芯片等复杂SoC。

^[6]