Veronica半导体速报

1.IQE公布2026上半年营收£64.6m，同比增长43%，超出预期。

2.属于晶圆制备前的外延片环节，为化合物半导体（GaAs/InP/GaN等）提供衬底材料。

3.可能影响IQE及其客户，涉及AI数据中心光模块、3D传感、无线射频、国防等赛道。

4.外延片是决定光电子和射频芯片性能的基础材料，AI数据中心对高速光互连的需求正直接拉动外延片出货，反映化合物半导体景气上行。

^[2]

1.Xanadu与ASML宣布合作，开发用于光子量子硬件的先进光刻工艺。

2.属于核心工艺光刻环节，将ASML的高精度图形化能力用于光子集成电路。

3.影响Xanadu、ASML，以及光子量子计算与硅光芯片赛道。

4.光刻是传统芯片制造的核心步骤，但光子量子芯片对波导和干涉器精度要求极高，该合作有望把成熟光刻技术导入量子硬件，降低制造成本。

^[1]

1.Panmnesia与Meta联合提出CXL互联架构，使AI数据中心可像单一芯片一样调度内存资源，相关论文入选Nature Reviews Electrical Engineering。

2.涉及先进封装之外的系统级互连，通过CXL协议突破内存墙，与HBM、DRAM池化相关。

3.影响CXL控制器/IP厂商、存储厂商、云服务商，以及AI服务器内存扩展赛道。

4.AI模型越来越大，单卡显存不够用，CXL让CPU/加速器共享大容量内存，类似给数据中心的“内存总线”加宽，对HBM和DRAM配置影响深远。

^{[3] [4]}

1.Nordson Test & Inspection指出，依赖人工目检已成为晶圆厂的瓶颈，智能传感正在改变过程控制。

2.属于晶圆制造中反复进行的【检测与量测】环节，贯穿薄膜沉积、光刻、蚀刻、CMP等步骤之间。

3.影响KLA、Nordson等检测设备商，以及追求良率提升的晶圆厂。

4.芯片制造有数百道工序，每道之后都要检查；智能传感替代人工判断，可更快发现缺陷，减少Wafer报废，直接决定良率和成本。

^[5]

1.Semiconductor Digest介绍一种非破坏性方法，可定位先进封装中无热、无光、无结构异常的开路缺陷。

2.属于测试环节，对应封装后的失效分析流程。

3.影响先进封装厂、测试设备商，以及AI芯片（CoWoS、Chiplet）封装可靠性赛道。

4.开路缺陷在先进封装中极难查找，传统手段常需破坏样品；新方法可在不破坏封装的情况下定位故障，有助于提升复杂封装的良率与可靠性。

^[6]

1.Reddit工程师揭示其HDL Coder生成的FIR带通滤波器实际只输出符号位，错误潜伏6年，自生成testbench未能发现。

2.属于芯片设计前端的验证环节，不直接对应制造流程，但决定RTL代码正确性。

3.影响使用MathWorks HDL Coder、FPGA/ASIC设计团队，以及验证方法学赛道。

4.生成工具的自验证只保证“模型与实现一致”，不能保证“实现正确”；需独立参考模型和输出多样性检查，对芯片设计新人极具警示意义。

^[7]