1.台积电在投资人会议上将2026年资本支出上限从560亿美元调高至640亿美元,且业界预计最终可能花更多。2.该资本支出主要投入【晶圆制造】前道环节,涵盖3nm/2nm扩产、先进封装等。3.直接利好ASML、应材、东京电子等设备供应商,同时体现台积电对AI需求的极度乐观。4.640亿美元相当于台积电2025年营收的约三分之二,如此庞大的资本密度意味着未来先进制程的门槛将进一步抬高,新入局者几乎无法追赶。
[1]CXMTDRAM订单被PC品牌抢订至2027年,台积电资本支出上调至640亿美元,同时CoWoS与EMIB封装技术竞争升温,TYLsemi推出全栈Chiplet平台加速定制AI芯片。
1.台积电在投资人会议上将2026年资本支出上限从560亿美元调高至640亿美元,且业界预计最终可能花更多。2.该资本支出主要投入【晶圆制造】前道环节,涵盖3nm/2nm扩产、先进封装等。3.直接利好ASML、应材、东京电子等设备供应商,同时体现台积电对AI需求的极度乐观。4.640亿美元相当于台积电2025年营收的约三分之二,如此庞大的资本密度意味着未来先进制程的门槛将进一步抬高,新入局者几乎无法追赶。
[1]1.近期会议中有人问及客户将晶圆从台积电移到英特尔做先进封装,台积电CC魏回应认为EMIB-T尚无法与CoWoS竞争。2.封装属后道封装步骤(步骤15),直接影响AI/HPC芯片互连密度、功耗与良率。3.若英特尔EMIB技术成熟,可能分食台积电后段订单,影响英特尔代工业务定位与客户多样性。4.CoWoS仍是AI芯片封装主流,但EMIB的差异化可能给客户多一个选择,尤其当CoWoS产能极度紧张时。文章链接
[3]1.TYLsemi从隐身模式浮出,获超额认购的4300万美元种子轮融资,用于开发全栈Chiplet平台。2.Chiplet架构涉及封装与异质集成,将不同功能芯粒通过高速互连拼装成完整系统。3.该平台可帮助AI公司绕开昂贵的单体设计,用已验证的芯粒快速定制AI推理/训练芯片。4.Chiplet生态若成熟,将降低AI芯片设计门槛,冲击英伟达GPU的垄断格局,带动先进封装与EDA工具需求。
[4]1.中国DRAM厂商CXMTDDR5内存获Dell、HP、联想及苹果等品牌测试并通过,订单已延伸至2027年底。2.内存制造属前道【晶圆制造】环节,CXMT产能成为DRAM供给关键来源,尤其在中美博弈下。3.影响三星、SK海力士等DRAM大厂定价权,并使苹果等终端厂获得更多议价空间。4.苹果游说美国政府允许在销往中国的产品中使用CXMT内存,被视为制裁可能松动的信号,若落地将改变全球内存供应链格局。
[2]1.德州陪审团裁定铠侠(Kioxia)侵害Viasat一项内存技术专利,需赔偿2.29亿美元。2.该专利与NAND闪存设计相关,属于晶圆制造与测试环节的技术IP。3.判决可能影响铠侠的盈利能力及与其他NAND厂商(三星、SK海力士、美光)的竞争格局。4.在AI驱动存储需求高涨的当口,专利纠纷可能导致部分产品出货受阻或产生授权金成本,下游服务器厂商或被迫寻找替代货源。
[5]1.Rapidus与Cadence合作,将Rapidus的AI-Agentic设计解决方案与Cadence InnoStack AI Super Agent整合。2.该技术作用于芯片设计阶段,虽不属于制造16步,但直接影响设计到制造的通路效率。3.Rapidus借此加速其2nm制程客户导入,Cadence则加强其在AI驱动EDA市场的地位。4.若设计周期真能缩短50%,将极大缓解AI芯片的上市时间压力,使二线晶圆厂也能提供从前端到后端的高效设计服务。链接
[6]