Veronica半导体速报

1. TrendForce报告指出，2026年CPO（共封装光学）迎来首次规模量产，相比等效1.6T可插拔光模块功耗减少30%-40%。

2. 属于后道封装与光学互连环节，是将光收发器和芯片封装在一起，简化电信号路径以节能。

3. 光纤对准、散热及测试成本制约扩产，硅光子晶圆、InP衬底和高精度连接器集中在少数供应商，影响台积电、日月光以及光模块厂。

4. 新人可理解为：数据中心的“高速公路收费站”从芯片外挪到芯片内，省电又提速，但制造难度堪比心脏搭桥。详见

^[6]

1. ASML与英特尔共同确认，High NA EUV光刻技术已在英特尔18A工艺上进入量产，用于最新酷睿Ultra系列处理器。

2. 该突破属于前道制造第6步光刻环节，正式拉开新一代EUV技术大规模应用的序幕。

3. 直接利好ASML光刻设备出货，巩固英特尔代工的先进制程竞争力，并可能吸引更多外部设计订单。

4. High NA EUV可实现更高分辨率和更少图案，是2nm及以下节点的关键使能技术。官方链接

^[1]

1. 针对近期分析机构称Vera Rubin服务器机架系统因特殊电路板制造困难而延期的传闻，黄仁勋在东京明确否认，表示“不属实，已量产”。

2. 涉及后道封装及系统集成环节，尤其是高密度互连载板与服务器模组组装，类似CoWoS级别的复杂集成。

3. 英伟达下一代AI芯片进度直接牵动台积电先进封装产能、ABF载板供应商Ibiden以及液冷、电源管理等产业链。

4. 新人可理解为：AI训练芯片的“心脏”主板极其精密，良率爬坡困难易引发延期担忧，但英伟达已给出量产确认。

^{[2] [3]}

1. 设计自动化大会上，Arteris发布新一代互连IP，专门针对AI计算、Chiplet架构和异构集成的数据流优化。

2. 虽属芯片设计自动化（EDA/IP），但直接作用于前道晶圆制造前的架构规划，影响光刻掩模及多芯片互联的实际效率。

3. 可提升英伟达、AMD等AI芯片厂及芯粒集成商的设计生产力，缩短从设计到流片的周期。

4. 相当于给复杂芯片画“交通路线图”的工具升级，让数十颗小芯片能高效协作，是Chiplet生态的关键粘合剂。详情

^[7]

1. Aehr宣布新获超过800万美元的碳化硅晶圆级老化测试设备订单，用于支撑全球电动车功率器件生产。

2. 位于制造流程中的测试环节（第16步），尤其是晶圆级老化筛选，对保证SiC器件可靠性至关重要。

3. 订单流向测试设备商Aehr，反映下游车规级芯片厂（如意法半导体、英飞凌）对SiC产能的持续投资。

4. 电动车需承受高温高压，将缺陷早筛出来的老化测试成为刚需。该订单印证SiC产业扩产趋势。原文链接

^[5]

1. 调研机构GFHK指出，客户对DRAM近30%的涨价幅度强烈抵制，故下调三季度DRAM价格预期；同时上修NAND前景。

2. 属于产业链中晶圆制造（DRAM和NAND）及后道测试封装的价格变化，影响步骤涵盖沉积、蚀刻、封装。

3. NAND受益于AI推理中的KV缓存卸载，以及替代昂贵DRAM的趋势，利好SK海力士、三星等NAND供应商，其Q2营收预计85万亿韩元、毛利率63%。

4. 简单说：AI推理需要海量数据暂存，用便宜的NAND部分替代DRAM正成为新风潮，改变存储供需格局。

^[4]