本期核心动态聚焦CXMT突破bonded DRAM绕过EUV封锁，以及Intel在1.4nm制程评估双面供电架构以应对光刻极限，凸显存储与逻辑芯片在物理约束下的差异化创新路径。
1.发生了什么：中国长鑫存储(CXMT)在合肥测试bonded DRAM中试产线，将存储阵列与外围电路分别在不同晶圆制造，然后通过键合集成，仅使用DUV光刻和多层图案化技术，无需EUV即可制造超高密度DRAM。
2.属于产业链哪个环节：涉及前道晶圆制造(逻辑与存储单元分开流片，需光刻、蚀刻、沉积)和先进封装中的晶圆对晶圆键合(步骤15)，是制造架构上的集成创新。
3.可能影响的公司或赛道：CXMT若成功，将缩小与三星SK海力士差距，三星“B1b”与SK海力士类似项目面临竞争；EUV设备需求可能被稀释，影响ASML；键合设备及DUV材料需求上升。
4.为什么值得关注：这是中国存储厂商在EUV受限下开辟的非光刻缩放路径，有望改变DRAM竞争格局。对新人而言，就像将复杂积木分成两块分别搭建再合并，绕开了最精细雕刻工具的限制，成本与良率控制是关键。
[1]
1.发生了什么：Intel在1.4nm级14A2工艺(预计2028年风险试产)内部评估同时使用正面和背面的双面供电架构，以解决单一背面供电(BSPDN)在M0金属间距缩至21nm时出现的严重IR压降问题，被迫将部分正面互连重新用作辅助电源和时钟信号。
2.属于产业链哪个环节：直接关联光刻(步骤6，需双重曝光或High-NA EUV处理21nm间距)、背面供电(步骤14)及前道互连集成，是后段工艺与光刻能力妥协的产物。
3.可能影响的公司或赛道：Intel代工能否在2028年锁定客户，与台积电N2/A14及三星SF2Z竞争；若架构复杂导致良率灾难，可能重演三星代工历史；对High-NA EUV设备及BSPDN配套设备部署节奏有影响。
4.为什么值得关注：这暴露了先进制程中供电架构的物理天花板——背面供电“血管”不够用，必须加正面辅助，是架构上的迂回妥协。新人可理解为：电路线极细后电阻飙升，就像水管变细水压不足，需要在另一面加辅助水泵。
[2] [3]