Veronica半导体速报

1. IBM公布NanoStack细节，采用顺序集成使N/PFET轻微错位，宣称性能提升50%、功耗降70%；而Intel、三星、台积电坚持单片集成，各厂在纳米片数、晶体取向、互连方式上差异化。

2. 对应前道晶体管制造步骤（光刻、蚀刻、沉积等），属于2nm以后的下一代核心架构。

3. 影响所有先进逻辑代工厂和设备商，IBM技术可能授权给英特尔等合作伙伴。

4. CFET是互补场效应晶体管缩写，把两种晶体管纵向堆叠，让芯片面积缩一半。顺序工艺像先盖一层楼再盖第二层，错位设计方便布线；单片工艺则是同时建两层，架构更紧凑。

^[2]

1. Applied Materials发布六款新设备，专攻DRAM和先进封装工艺难点，直接针对HBM良率与3D堆叠可靠性。

2. 涉及薄膜沉积、CMP（化学机械抛光）、封装等多个前道与后道步骤。

3. 美光、三星、SK海力士等存储大厂及先进封装供应商将直接受益，巩固AMAT在关键设备领域的地位。

4. HBM（高带宽内存）堆叠层数越多，对每一层的平整度和连接工艺要求越苛刻，新设备像给芯片“做精细打磨和精准贴装”，让AI高速内存造得更多、坏得更少。

^[3]

1. Imec与EV Group合作将晶圆对晶圆混合键合间距推至200nm，CEA-Leti将芯片对晶圆间距降至1μm，每平方毫米连接数达百万级。

2. 属于先进封装环节（步骤15），直接提升3D芯片互连密度。

3. 台积电、三星、英特尔、华为等均积极布局混合键合，设备商EV Group、应用材料等受益。

4. 新人可理解为：像搭乐高一样把芯片面对面压合，间距越小，信号通道越多，AI芯片能更快更省电。华为也已公开自家1.5μm混合键合技术用于麒麟处理器。

^[1]

1. 美光首席商务官Sadana公开指责部分客户在上轮存储器低谷期压榨低价，使美光毛利润转负，被迫削减资本开支。

2. 影响DRAM与NAND制造环节（晶圆制造全流程），制约产能扩张。

3. 虽未点名，外界普遍指向苹果等采购巨头，此举可能影响未来存储芯片供应稳定性与价格。

4. 新人理解：存储芯片是“大宗商品”，涨跌循环剧烈。买家低谷期猛杀价，厂家没钱投新产能，等需求回暖时就会缺货涨价，整个行业会剧烈震荡。

^[4]

1. TrendForce研报称，NVIDIA自研800V高压直流供电机架将于2026年Q3可选配给Vera Rubin平台，Rubin Ultra世代（2027年）后全面铺开。

2. 属于数据中心基础设施层，但直接决定AI芯片部署密度和功耗上限，关联后道测试与系统集成。

3. 电源架构升级利好台达、光宝等电源供应商，但大型变压器交期长达2.5~5年成瓶颈，PJM电网互连队列超过5年。

4. 就像显卡功耗从150瓦暴涨到660瓦，传统供电“带不动”了，需要像给大楼换高压输电线一样升级机柜供电，否则AI训练无法跑满。

^[5]

1. 业界猜测，SpaceX和CoreWeave正评估直接向广达、鸿海、和硕等ODM厂商采购AI服务器，而非通过戴尔、超微等品牌商。

2. 属于AI服务器供应链变化，影响后段系统组装与测试（步骤15后）。

3. 若成真，将削弱传统伺服器品牌厂的地位，提升ODM代工厂在AI基础设施中的话语权。

4. ODM直接出货可以缩短交期、降低成本，像优衣库代工厂直接卖衣服给大客户，品牌商的中间利润被跳过，这反映了AI硬件交付速度已比品牌更重要。

^[6]