1. 联电(UMC)的深沟电容(DTC)技术成功进入【高通】供应链,用于提升芯片性能。
2. 该技术属于先进封装环节,通过将高密度电容嵌入硅中介层或封装基板,缩短电源传输路径。
3. 影响联电和【高通】,巩固了非先进数字逻辑代工厂在特种封装组件领域的独特价值。
4. 在AI芯片功耗日益严峻的当下,优化供电质量的后道组件成为提升系统性能的关键差异化手段。
[10]本周半导体产业聚焦AI军备竞赛下的先进制程与先进封装突破:三星2nm GAA良率突破60%推动代工盈利拐点;SK海力士与英伟达达成多年技术共研协议;Marvell锁定产能以确保AI ASIC增长目标。
1. 联电(UMC)的深沟电容(DTC)技术成功进入【高通】供应链,用于提升芯片性能。
2. 该技术属于先进封装环节,通过将高密度电容嵌入硅中介层或封装基板,缩短电源传输路径。
3. 影响联电和【高通】,巩固了非先进数字逻辑代工厂在特种封装组件领域的独特价值。
4. 在AI芯片功耗日益严峻的当下,优化供电质量的后道组件成为提升系统性能的关键差异化手段。
[10]1. 三星电子内部预期,其代工部门最快今年第三季度实现盈利,较原计划提前数月。
2. 属于【前道晶圆制造】环节,核心取决于2nm GAA工艺的良率爬坡及特斯拉AI芯片、HBM基片订单。
3. 直接影响三星代工及特斯拉、英伟达等客户,或冲击台积电在先进节点的统治地位。
4. 2nm良率超60%虽未达大规模量产最优经济性,但已具备初期量产接单条件,标志着三星在万亿韩元亏损后进入结构改善轨道。
[1]1. MarvellCOO表示已通过五年规划确保足够产能,支撑其定制化ASIC业务50%的年度增长目标。
2. 涉及光刻与先进封装环节,其SerDes IP已在2nm工艺达200G速率,并规划于A14节点实现400G。
3. 主要受益者为Marvell自身以及依赖其I/O IP的AI客户,与【博通】形成直接竞争。
4. 在多数云厂商想自研XPU但缺乏高速互连IP的背景下,Marvell凭借封装级连接能力成为关键“军火商”。
[7]