Veronica半导体速报

1.Marvell将设计一款Google定制网络芯片，该芯片确定在Intel 18A节点制造。

2.属于【晶圆制造】环节的先进工艺节点选择，直接影响芯片性能、功耗与上市时间表。3.Marvell作为设计方受益，Intel代工服务获得关键外部客户背书，Google获得定制化基础设施。4.对Intel代工业务是重大信心提振，18A节点若能成功量产此订单，将标志着其先进制程不仅用于自家产品，已开始赢得大型云厂商的设计采纳。

1.分析指出中国CXMT的HBM技术与三星/SK海力士差距已缩小至约三年，虽良率仍低但技术已追至HBM3水平。2.影响HBM内存制造全流程，特别是晶圆产能与先进封装产能的竞争。3.三星与SK海力士仍保持HBM4量产的绝对领先，但CXMT12英寸晶圆月产能年底目标达30万片。4.中国“全国总动员”式追赶将加剧HBM市场的长期供应格局变化，对依赖HBM的AI芯片产业链产生深远影响，可能缓解未来几年的供应紧张。

1.台积电扩大NVIDIA AI技术至光罩、缺陷检测等全流程；Cadence发布Level-5自主AI芯片设计工程师，可将5周RTL验证周期压缩至1天内。2.直接覆盖光刻、光罩等前道检测环节，以及芯片设计全流程的RTL验证、形式分析等关键步骤。3.台积电的制造伙伴与Cadence的EDA工具用户将率先受益，NVIDIA的AI软件与硬件生态进一步渗透半导体核心。4.AI正从辅助工具演变为制造与设计的核心生产力，大幅缩短工程周期、提升良率，对2nm以下先进节点开发至关重要。

1.硅光子互连公司Ayar Labs加入NVIDIA NVLink Fusion生态，旨在将共封装光学（CPO）技术引入机架级AI基础设施。

2.属于先进封装与互连环节，用光学I/O替代传统电信号，解决芯片间数据传输瓶颈。3.NVIDIA意图构建下一代AI集群互连标准，Ayar Labs解决方案将影响数据中心光模块供应链。4.CPO是突破互连带宽与能效极限的关键路径，与铜互连的竞争（“铜墙”）将决定未来AI系统架构走向，值得跟踪其商用化进度。

1.技术分析与逆向工程聚焦三星2nm GAA工艺，揭示其最新纳米片晶体管结构的物理细节。

2.属于【晶圆制造】最前端的基础工艺研发，是GAA环绕栅极晶体管从3nm迈向2nm的关键演进。3.三星代工试图借此追赶台积电，其工艺成色将决定高通、英伟达等大客户的未来订单分配。4.GAA是继FinFET后的核心器件结构变革，直接影响芯片的漏电控制和性能上限，理解其物理结构是评估代工厂真实竞争力的重要参考。

1.Counterpoint对苹果M5 Pro的拆解分析显示，该芯片采用了芯片粒（Chiplet）架构代替传统单一SoC。

2.属于先进封装环节，通过将不同功能单元（计算、I/O）作为独立小芯片集成在同一基板上。3.苹果通过Chiplet实现更灵活的设计和良率管理，台积电的InFO/CoWoS等先进封装技术成为关键使能者。4.这标志着移动/桌面级旗舰芯片也开始转向Chiplet，将加速该技术在产业界的普及，对设计方法和封装供应链有深远影响。