Veronica半导体速报

1.Intel CEO陈立武（Lip-Bu Tan）公开强调“re-spins get you fired”，意指芯片设计【必须一次流片成功】，反映行业对设计纠错的高压态势。2.涉及设计验证与流片环节，一次失败的“re-spin”意味数千万至数亿美元损失和数月的市场延误。3.压力主要落在芯片设计团队及EDA工具供应商（如【Synopsys、Cadence】）身上，同时Intel 18A工艺能否顺利量产关乎代工战略成败。4.陈立武将亲临Computex 2026阐释Intel 18A节点进展，这是Intel重振晶圆代工的关键制程，需配合完美的新品设计节奏。

^{[3] [4]}

1.据外媒报道，字节跳动正与一家量产RRAM（阻变式存储器）的中国公司合作，开发类似Groq LPU的专用AI推理芯片。2.涉及【存储器制造】和【逻辑-存储集成】环节，RRAM作为一种新兴非易失存储，可直接在逻辑芯片后端集成，实现存内计算。3.潜在影响的赛道包括AI推理芯片（挑战NVIDIA/AMD推理卡）以及RRAM代工与IP供应商。4.这是存内计算路线在商业落地的又一信号，新人可把RRAM想象成一种“断电不丢数据、且能直接参与计算的存储单元”，从而大幅度降低AI推理延迟和功耗。

^[7]

1.台积电高管向路透社表示，由AI引发的电力需求激增正使得能效而非单纯算力成为芯片设计的主要约束。2.此趋势将自上而下倒逼从EDA工具/架构设计到先进封装（CoWoS/3D-IC）再到制程微缩的各个环节重新优化功耗。3.直接利好布局低功耗设计的厂商，以及提供纳米片/CFET等新晶体管架构的晶圆厂，也迫使数据中心芯片客户（如【英伟达、AMD】）权衡算力与功耗。4.新人应理解：过去是“做更快”，现在是“做同样的算力，但仅用十分之一功耗”，这改变了光刻、材料、封装等各环节的优化方向。

^[6]

1.SemiAnalysis详解了一颗Intel Xeon芯片的全生命周期，展示了一条完全不经台湾的平行供应链。2.覆盖【晶圆制造→封装→测试】全流程：计算Tile在爱尔兰/亚利桑那，IO Tile在以色列/亚利桑那，EMIB先进封装在新墨西哥州，组装在哥斯达黎加，测试在成都。3.对Intel自身及有意构建去风险化供应链的客户（如美国国防部）至关重要，同时也给台积电先进封装垄断地位带来参照。4.「五国三洲、零台湾」的路径显示了现有半导体基础设施已能支持部分高端产品的异地多源封装，但大规模复制仍受成本制约。

^[5]

1.英飞凌推出业内首款能在205°C结温下运行的1300V碳化硅(SiC)功率模块，大幅提升电动汽车与工业应用的高温可靠性。2.该模块属于掺杂/薄膜沉积步骤之后的SiC器件制造环节，是化合物半导体领域的里程碑。3.直接提升【电动车逆变器】与AI数据中心供电系统效率，影响英飞凌、安森美、意法半导体等功率器件厂商。4.与此同时，英飞凌加入NVIDIA MGX AI Factory生态系统，将其功率方案与AI服务器平台整合，显示功率半导体正深度绑定AI基础设施需求。

^{[1] [2]}

1.中国本土分销及中小规模MLCC（多层陶瓷电容）渠道已现价格上涨，此前Yageo等原厂已预警涨价。2.MLCC属于电子元器件的无源组件，虽不在芯片制造核心工序中，但大量用于所有电子设备的电源管理和信号去耦，是任何板级系统的基础。3.直接影响电子代工厂、服务器组装商（如【富士康、广达】）以及器件分销商，短缺可能蔓延至中低端MLCC。4.AI服务器对高端大容量MLCC的贪婪需求是此次短缺的源头，新人可理解MLCC为芯片的“能量缓存池”，缺了它再先进的GPU也无法稳定工作。

^[8]