Veronica半导体速报

1. 半导体意见领袖Jukan分享了一段关于CPO（共封装光学）的高质量讲解视频，称其为必看内容。

2. CPO属于先进封装环节（步骤15），将光引擎与交换芯片共同封装，消除传统光模块的功耗和延迟瓶颈。

3. 主要影响数据中心光互连赛道，对Broadcom、Marvell、台积电、日月光等布局CPO的厂商有直接推动。

4. 该技术被视为突破AI互连墙的关键路径之一，视频用通俗方式解释了光子集成原理，适合新手理解未来光I/O趋势。

^[3]

1. 三星将P4新厂产能重点分配给HBM生产，SK海力士则通过长期合约锁定客户，HBM双雄竞争加剧。

2. HBM制造需经过存储晶圆生产（步骤1-12）与2.5D/3D先进封装（步骤15），产能转移挤压标准DRAM产出。

3. 三星、SK海力士、美光三大存储原厂皆优先保障HBM，可能导致服务器和PC用DDR5/LPDDR5供给缺口。

4. 三星HBM产量预计2026下半年快速增加，有望缓解部分AI芯片封装瓶颈，但标准内存成本或将上涨。

^{[4] [5]}

1. Grenoble INP等机构研究揭示，在2.5D/3D异构集成和Chiplet系统中存在跨芯片侧信道攻击，可窃取敏感数据。

2. 该安全问题出现在先进封装（步骤15）环节，利用芯片间互连的物理特性进行攻击，传统单芯片防护手段失效。

3. 影响所有采用Chiplet架构的AI/CPU/GPU供应商，如AMD、英特尔、NVIDIA及代工厂台积电、三星。

4. 这项研究提醒行业在追求性能的同时必须将硬件安全纳入先进封装设计规范，尤其是国防与数据中心芯片。

^[6]

1. 力积电宣布将在COMPUTEX 2026上联合爱普、晶豪科等展示3D WoW晶圆级堆叠技术，布局AI Foundry。

2. 该技术属于后道封装（步骤15）中的晶圆对晶圆键合，可实现逻辑与存储器垂直集成，大幅提升带宽密度。

3. 主要替代或补充台积电CoWoS方案，为中小型AI芯片设计公司提供高性价比3D封装平台。

4. 对于入门者而言，3D WoW可理解为将不同功能晶圆“叠积木”焊在一起，是突破单一芯片尺寸限制的另一种路径。

^[7]

1. ASML副总裁兼台湾总经理表示，AI时代算力需求推升EUV及新一代光刻机需求，公司正深化当地人才与服务布局。

2. 光刻为晶圆制造核心步骤（步骤6），ASML的EUV/High-NA设备决定先进制程产能上限。

3. 台积电、三星等龙头正疯狂扩产2nm及以下节点，对ASML的依赖空前，ASML供货节奏直接影响全球AI芯片产出。

4. ASML加大在台投入也反映出紧贴客户、稳定交期的策略，间接印证先进产能争夺战中设备商的话语权。

^[8]

1. 环球晶董事长徐秀兰表示12英寸先进制程硅晶圆产能已全面满载，亚洲产能满到无法接单，公司宣布涨价。

2. 该事件位于产业链第一步硅晶圆制备，直接影响所有晶圆代工厂的原材料成本与供应稳定性。

3. 台积电、三星、英特尔等主要晶圆厂均受波及，尤其先进制程扩产背景下，硅晶圆短缺将制约产能释放。

4. 同时公司针对AI服务器刚需启动GaN衬底“先扩30%再扩20%”计划，显示化合物半导体材料供应同样吃紧，利好电源与射频芯片厂。

^{[1] [2]}