Veronica半导体速报

1. AMD官宣将在台湾生态投资超过100亿美元，用于扩展先进封装及加速新一代AI基础设施。

2. 同时透露EPYC Venice处理器已在台积电2nm节点进入量产爬坡，并计划未来在亚利桑那厂生产，属于前道晶圆制造光刻及后道封装环节。

3. 直接受益的是台积电先进制程与封装产能，AMD在服务器CPU领域的竞争力大幅提升，英特尔面临更大压力。

4. 这是AMD首次在官方层面确认2nm的商用化时间点，意味着2nm已走出实验室进入大规模生产。官方公告

^[1]

1. 半导体工程指出，随着chiplet与硅光子设计普及，低温焊料因其能避免翘曲、高温损伤和脆性断裂变得至关重要。

2. 属于封装环节（第15步），特别是在异质集成中连接不同材料的小芯片时需要精确控制热预算。

3. 影响所有涉及先进封装的芯片厂商，如台积电、英特尔、三星，以及焊料材料供应商。

4. 新人可以将低温焊料想象成“低温胶水”，它决定了不同芯片能不能安全地堆叠在一起而不变形，是封装可靠性的基石。原文链接

^[2]

1. 半导体工程分析称，检测极限、曲线图案的普及、数据量暴增以及High-NA EUV共同给掩模生态系统带来巨大压力。

2. 属于光刻步骤（第6步）的核心——光掩模，它是电路图案的“底片”，直接影响成像质量。

3. 受影响的包括光掩模制造商如Photronics、Toppan，以及设备商ASML和检测设备供应商。

4. 曲线图案可以提升良率但制造难度极大，就像要把铅笔画的圆变成完美弧线，对精度和数据处理要求是指数级增长。原文链接

^[3]

1. 一位独立开发者开源了OpenLithoHub——含可微Hopkins/SOCS光学模型的计算光刻基准和工具包。

2. 直接服务于光刻中的计算光刻步骤（OPC/ILT），用于生成和优化掩模图形，弥补理想设计与实际晶圆的差距。

3. 对中小芯片设计公司、科研机构以及希望自研光刻模型的团队有较大价值，也可能被台积电等大厂的模型校准流程参考。

4. 新人可理解为“光刻美颜滤镜”的测试平台，能免费验证遮罩修正是否正确，为行业提供了厂家中立的评估工具。GitHub仓库

^[4]

1. 半导体工程文章指出，利用dummy fill可以显著降低图形依赖蚀刻带来的浅槽隔离（STI）和凹陷不均匀性。

2. 属于【蚀刻】和隔离步骤（第4步和第7步），在晶圆上刻画电路间隔时，填补空白区域以平衡蚀刻负载，保证平整度。

3. 台积电、三星、英特尔等先进节点代工厂和EDA厂商均依赖此类技术提升良率。

4. 新人可将dummy fill理解为“不工作的线条”，它们填充在芯片空白处，像平衡木使蚀刻液均匀作用，防止芯片不同区域被削得高低不平。原文链接

^[6]

1. 据Heise报道，多家PC制造商反映当前CPU短缺比内存短缺更加严重，已影响到整机出货计划。

2. 属于终端需求环节，但根源可能来自前道晶圆制造的产能分配不足或封装测试瓶颈。

3. 直接影响英特尔、AMD的客户供应，以及依赖PC的ODM厂商如广达和仁宝，利好拥有自主产能的台积电代工客户。

4. 过去两年都是内存缺货，现在CPU反而成了瓶颈，说明芯片产能的分配正从内存加速转向逻辑芯片和AI处理器。新闻链接

^[5]